文．洪寶山

3D IC的核心概念，是將不同功能、不同晶片或不同層次的電路，在垂直方向上堆疊，再透過垂直互連如TSV或copper-copper鍵合、晶圓鍵合等手段來互通。相較於純粹的2D平面設計，它帶來幾項潛在優勢：(1)縮短互連距離、降低延遲，(2)降低功耗，(3)空間與體積縮小，(4)異質整合／工藝節省，(5)高頻寬互連能力。

不過，技術上也有一些挑戰要克服：(1)熱管理／散熱瓶頸，(2)良率與製程複雜性，(3)設計難度與EDA工具支援，(4)標準化與互通性。總之，3D IC的誘因是強大的性能與整合潛能，但要全面落地，必須跨越熱、良率與設計支援這三大難題。

關於「3D IC」的兩個版本

關於「3D IC」，業界常提的有兩個主要版本：(1)TSV/封裝型3D IC：利用TSV(矽穿孔)或中介層，把已完成的晶片或記憶體堆疊起來。適合記憶體＋邏輯，或異質晶片組合。已有商業應用，量產可行，代表作是HBM高頻寬記憶體(GPU上已量產)、台積電的CoWoS+SoIC混合方案、三星的3D DRAM。缺點是成本高、熱問題還沒完全解決。(2)Monolithic 3D IC(單晶層堆疊型)：不是把「完成的晶片」堆起來，而是直接在同一晶圓上，層層長出新的電晶體／電路(低溫沉積或再生長技術)，理論上密度最高、互連最短。如果成熟，可以徹底延伸摩爾定律。但目前仍停留在實驗與小規模示範，尚未商用，其中的代表是研究中的「Monolithic 3D integration」(低溫再生長)。

3D IC何時能「真正量產」？現在能落實的，多集中在記憶體堆疊與先進封裝，已形成營收。在HBM記憶體堆疊，透過TSV技術堆疊DRAM、輝達GPU、AI加速器已大量使用，屬於最成熟、最具規模的3D IC應用。台積電的SoIC/3DFabric已能提供wafer-on-wafer、die-on-wafer的3D整合。現階段主要用於HPC、AI伺服器晶片，良率與成本仍受控於高階客戶。

三星、英特爾vs.台積電

三星的3D Cube：宣布silicon-proven，鎖定HPC與AI，強調邏輯＋記憶體堆疊。Intel Foveros(雖嚴格算2.5D/3D混合)：已應用於Meteor Lake，算是過渡型態的3D整合。2027-2030年第一波「真正的邏輯＋記憶體單晶層堆疊」產品有望量產。

3D IC成為AI/HPC晶片差異化武器。2030年後，如果Monolithic 3D(低溫沉積，直接在晶圓上長多層電晶體)成熟，將可能成為摩爾定律續命的主流。若未成熟，2.5D/Chiplet+混合封裝仍會長期共存。

台積電在高端HPC、AI的3D封裝已經落實，是目前最穩定的路線。三星最大優勢是「邏輯＋自家記憶體」的垂直整合，若能成功，可能在AI、記憶體市場有爆發力。英特爾已量產Foveros，但還偏「過渡型3D IC」，要真正挑戰需要製程和客戶支持，而當前已經有美國政府與輝達的入股，又傳尋找蘋果入股，不能小看川普的半導體返美製造的決心。

3D IC先進封裝聯盟漣漪擴散

台積電與日月光帶頭牽起生態圈，成立3D IC先進封裝聯盟，串聯產業鏈合作，有助於減少跨公司技術接口摩擦，提升設計、量測、製程共通性，是3D IC從研發轉商業化關鍵一環，已經吃到AI加速器(GPU/AI ASIC)的紅利，記憶體已經是3D結構最大規模應用(3D NAND、HBM)，未來會繼續引領量產。下一個目標HPC(科學計算、資料中心)的商機，將是3D IC擴散最快的戰場。長期著眼在手機SoC，封裝型3D(InFO/SoIC混搭)可能2027年後逐步落實，但成本壓力大。

短、中、長期投資策略

投資策略：短期看台積電(SoIC/CoWoS擴產)與ABF三雄(報價與產能)，設備往往領先終端一到三季，中期觀察缺料的HVLP、高階CCL、PSPI認證與擴產進度，屬於高黏著度與高毛利，長期著眼於電力機房架構(HVDC、液冷標準化)重塑資料中心供應鏈。