文．洪寶山

在AI資料中心快速演進的過程中，Retimer需求出現40%以上的成長，本質並非單一產品週期帶動，而是高速運算時代下，解決傳輸損耗與大規模運算單元互連的必然硬體升級需求。

隨著AI算力持續提升，資料傳輸速度同步從100G、200G、400G，快速邁向800G甚至1.6T等級，高速訊號在PCB、背板與線材中的傳輸距離與複雜度大幅增加，導致插入損耗、抖動、串擾(Crosstalk)與眼圖收斂(Eye Closure)等問題顯著惡化。

維持訊號品質關鍵元件 Retimer由選配升級為系統必備

在此情況下，Retimer透過重新定時與訊號重驅(Re-drive)，成為維持訊號品質的關鍵元件，角色由過去的選配升級為系統必備。

首先，AI GPU之間的高速互連需求大幅增加，包括GPU與GPU、交換器、網路介面卡及儲存之間的高速通訊，構成Retimer最大應用場景。

其次，AI機櫃規模持續擴大，例如GB200 NVL72與下世代Rubin架構，訊號傳輸距離顯著拉長，進一步放大訊號衰減問題，帶動單機Retimer用量倍增。

第三，PCIe世代升級是關鍵轉折，PCIe 6.0將速率提升至64 GT/s並導入PAM4，使錯誤率與訊號恢復需求大幅提高，Retimer從高階應用滲透至標準配置，涵蓋GPU Tray、網路介面卡、SSD硬碟背板與CXL擴充等場景。

從板端延伸至線材內部 滲透率持續提升

第四，CXL記憶體擴充開始成為 AI架構重要一環。由於HBM成本高昂，系統逐步導入CXL記憶體擴充盒與記憶體池化，但CXL基於PCIe PHY，對延遲與錯誤率極為敏感，進一步提升Retimer的需求強度。

第五，AI機房中DAC、AEC等高速線材快速普及，其中AEC內建DSP與Retimer，因應800G/1.6T傳輸需求，顯示Retimer已從板端延伸至線材內部，滲透率持續提升。

第六，CPO、LPO尚未完全成熟。在全面光學I/O落地之前，系統仍高度依賴電訊號傳輸，特別是LPO架構為降低功耗而減少DSP使用，反而更依賴主機板側Retimer，形成短中期需求支撐。

綜合應用場景來看，Retimer需求最強集中於AI伺服器、CXL記憶體擴充盒、800G/1.6T交換器與AEC主動線等領域，其次為PCIe 6.0 SSD硬碟背板與AI網路介面卡。

貫穿AI機櫃內外的新供應鏈

AI基建的價值鏈，已經從只看GPU慢慢外溢到整條高速傳輸生態系，從Retimer、Redriver、DSP、AEC主動線、LPO/CPO光模組，一路延伸到高速PCB、低損耗材料、訊號完整性量測與驗證，這是一整條貫穿AI機櫃內外的新供應鏈。

譜瑞-KY以高速傳輸介面IC起家，主攻高階eDP、T-con、高速介面、Type-C、DP轉換等產品，這些產品共同的核心，就是在長距離、高頻寬情境下，幫訊號做均衡、重整、抖動清除。

這幾年公司把火力拉到更高階的USB4、PCIe Gen4～Gen5 Retimer，USB4 Retimer已經量產，在非Intel陣營(AMD、高通)平台上幾乎是主導地位，ASP和毛利率都明顯高於傳統High-Speed I/F產品。

PCIe這一側，譜瑞-KY從Gen4 Retimer、Redriver開始切入伺服器與資料中心市場，現在已經推出PCIe Gen5 Retimer，正在跟多家伺服器廠做設計導入。隨著AI伺服器內部的PCIe通道變長，Gen5、Gen6普及，有機會把PC、NB裡練出來的Retimer能力，整套搬進機櫃裡。

掌握高階Retimer與SerDes IP

聯發科在Retimer市場的布局，走的是與祥碩、譜瑞-KY或是美商Astera Labs截然不同的戰略路線。聯發科的主戰場在雲端資料中心的全機架與跨機架互連，擁有業界頂尖的SerDes(串列解串器)技術，傳輸速率可支援至112G甚至224G。

聯發科將PCIe Gen 5.0/6.0/7.0以及800G/1.6T Retimer的核心技術模組化為自家的IP庫，透過高階ASIC專案與網路晶片，將Retimer的價值隱含在龐大的算力與通訊解決方案之中。這種做法不僅能幫客戶省下尋找第三方Retimer的麻煩，還能在晶片設計初期就達到最佳的功耗與延遲控制。

運算核心＋光電傳輸＋訊號補強 系統級架構優化

AI伺服器內部的傳輸瓶頸，正在推動硬體架構從傳統銅線走向光電融合。聯發科手握高階的Retimer與SerDes IP，再配合自身積極推進的CPO技術以及高度依賴的CoWoS等先進封裝製程，能夠為客戶提供一套運算核心＋光電傳輸＋訊號補強的完整解決方案。這種能提供系統級架構優化的能力，是純粹設計Retimer介面IC的廠商難以跨越的護城河。

CXL是一種讓CPU、GPU與外部記憶體池共享數據的技術，它可以讓伺服器像外接硬碟一樣外接DDR5記憶體。CXL的普及會加速伺服器市場汰換DDR4的速度，隨著CXL技術下放到中階伺服器或企業級資料中心，南亞科作為全球第四大原廠，能填補標準化DDR5顆粒的大量缺口。

CXL協定推動 記憶體形成獨立資源池

CXL記憶體池需要複雜的資源分配與降溫管理，宜鼎擅長的Innodisk AI軟體整合能力，能幫助工業客戶管理這類新型態的記憶體架構，這比單純賣一條記憶體具備更高的附加價值。

CXL是架構在PCIe 5.0/6.0的物理層之上的，因此高速傳輸與相關IP廠不可或缺。M31提供CXL所需的基礎物理層IP(如PCIe Gen5/Gen6 PHY)。當更多晶片公司要開發CXL控制器時，就必須向M31授權IP。許多CXL控制器內部會嵌入RISC-V核心進行運算管理，晶心科的高效能核心是這類控制器的重要選擇。

不再被鎖死在CPU插槽旁 CXL共享記憶體架構

在CXL協定的推動下，記憶體不再被鎖死在特定的CPU插槽旁，而是可以像硬碟陣列一樣，形成一個獨立的資源池。

最直接受惠的是CXL連結與控制晶片，Astera Labs的Leo CXL記憶體控制器與 Aries Retimer是目前業界唯一大規模量產，且與Intel/AMD高階CPU認證最齊全的方案。記憶體池化意味著伺服器內部需要更多的連接口與高階插槽，嘉澤是CXL擴充槽與高速連接器的龍頭。

緯穎緊跟Meta、微軟的需求，是目前台系廠商中在CXL共享記憶體架構研發最積極的ODM業者。廣達透過旗下雲達與各類CXL晶片商合作，開發下一代模組化伺服器。